Title page for 89323090


[Back to Results | New Search]

Student Number 89323090
Author Zhu-Guo Shu(許哲國)
Author's Email Address No Public.
Statistics This thesis had been viewed 2772 times. Download 11 times.
Department Mechanical Engineering
Year 2001
Semester 2
Degree Master
Type of Document Master's Thesis
Language zh-TW.Big5 Chinese
Title 通用數位影像處理平台之研究
Date of Defense 2002-06-28
Page Count 91
Keyword
  • DSP
  • Image Processing
  • Abstract  本文以研究適合發展與應用機械視覺技術的數位影像處理平台為目標。統整過去在影像處理系統研究方面的優缺,並結合目前影像感測器的發展,規劃出一套UDS/DSP-Base的影像處理架構。
     該架構相容於通用發展系統(UDS)規格,並以其作為模組化為基礎,共分為「CIS影像擷取裝置」、「攝像暨顯像子模組」、「浮點式DSP子模組」、「Compact Flash子模組」、「UDS通訊系統母板」五個子模組系統。除了承襲前屆學長研發完成的UDS軟硬體設備以外,另外研發「ADSP-21065L子板」與「CIS攝像暨顯像子板」兩項軟硬體設備,以利實作出UDS/DSP-Base的影像處理架構。
     在ADSP-21065L子板的設計方面,除了符合通用系統規格的基本要求外,SDRAM控制器也是設計的重點之一,藉以改善原先無法支援DMA傳輸的缺失。該控制器是以Verilog語言撰寫,並使用FPGA實作,搭載於子板之上。
     在CIS攝像暨顯像子板的設計方面,目前CIS發展迅速,解析度已經提高到1280×1024以上,色彩解析也提高到10位元以上。使用解析度較高的感測器可以有效提高影像辨識的準確度,使未來在發展機械視覺應用時,能獲得更多的效益。
    Table of Content 論 文 摘 要I
    致謝II
    目錄IV
    圖目VIII
    表目XII
    第一章 緒論1
    1.1 前言1
    1.2 研究動機與目標2
    1.3 相關技術回顧3
    1.4 論文架構6
    第二章 影像處理平台的架構解說7
    2.1 通用發展系統介紹7
    2.2 PC-BASE與UDS/DSP-BASE影像處理平台的比較8
    2.3 UDS/DSP-BASE影像處理平台架構規劃10
    2.3.1 模組架構及其特色10
    2.3.2 以CIS作為影像擷取12
    2.3.3 以浮點式DSP為處理核心14
    2.3.4 以NTSC、PAL視訊標準作即時監控15
    2.3.5 以COMPACT FLASH(CF)記憶卡儲存資料15
    2.3.6 全面採用低電壓、耗電量低的元件16
    2.4 UDS/DSP-BASE影像處理平台實作16
    第三章 浮點式DSP子板的設計解說19
    3.1 ADSP-21065L子板的規格19
    3.1.1 硬體規格19
    3.1.2 FPGA韌體規格20
    3.1.3 DSP韌體規格22
    3.1.4 PC軟體/UDS母板韌體規格22
    3.2 系統運作架構23
    3.3 匯流排及外部通訊埠23
    3.3.1 UDS通用匯流排25
    3.3.2 UNIVERSAL DSP匯流排26
    3.3.3 同步暨非同步COM埠28
    3.3.4 ADI EZ-LIB JTAG埠28
    3.3.5 JTAG燒錄接頭29
    3.3.6 延伸匯流排29
    3.4 JUMPER設定30
    3.5 電磁干擾及雜訊防治32
    3.5.1 雜訊及電磁干擾32
    3.5.2 ADSP-21065L子板的PCB佈線原則33
    第四章 DSP週邊控制晶片的設計37
    4.1 控制晶片的內部架構37
    4.1.1 介面腳位說明38
    4.1.2 內部控制暫存器說明43
    4.1.3 訊號動作說明50
    4.2 SDRAM控制器的設計52
    4.2.1 SDRAM運作原理53
    4.2.2 SDRAM控制器內部架構55
    4.2.3 SDRAM控制器的介面腳位與內部訊號57
    4.2.4 SDRAM控制器的設計原理60
    4.3 I2C主控端控制器的設計62
    4.3.1 I2C通訊的運作原理62
    4.3.2 I2C主控端控制器的內部架構64
    4.3.3 I2C主控端控制器的介面腳位與內部訊號66
    4.3.4 I2C控制器的設計原理69
    第五章 CIS攝像暨顯像子板設計71
    5.1 MICRON MI-0330影像感測器介紹71
    5.1.1 MI-0330的規格71
    5.1.2 MI-0330控制時序解說72
    5.2 顯像原理介紹74
    5.2.1 數位視訊轉類比視訊74
    5.2.2 類比視訊轉標準視訊76
    5.3 CIS攝像暨顯像子板的規格76
    5.4 系統運作架構77
    5.5 匯流排及JUMPER設定77
    5.5.1 感測器板連接器79
    5.5.2 控制板的JUMPER設定80
    5.5.3 感測器板的JUMPER設定80
    第六章 系統驗證與應用81
    6.1 實驗裝置81
    6.2 I2C主控端控制器的設計驗證82
    6.2.1 I2C寫入時序模擬與驗證82
    6.2.2 I2C讀取時序模擬與驗證83
    6.3 SDRAM控制器的設計驗證85
    6.3.1 初始化時序模擬85
    6.3.2 資料寫入時序模擬86
    6.3.3 資料讀取時序模擬87
    6.3.4 REFRESH時序模擬87
    6.3.5 資料讀寫驗證88
    第七章 結論與未來展望89
    參考文獻90
    Reference [1] Muhammad Ali Mazidi, Janice Gillispie Mazidi, “THE 80x86 IBM PC AND COMPATIBLE COMPUTERS VOLUME II – Design and Interfacing of the IBM PC, PS, and Compatibles, Second Edition”, Prentice-Hall International, Inc., 1998.
    [2] 黃全富, “數位系統通用發展工具之實作與應用”, 國立中央大學機械研究所碩士論文, July 2001.
    [3] 國家晶片設計中心, “Xilinx (PC) Training Manual”, 國家晶片設計中心, February 2001.
    [4] Philips Semiconductors Inc., “The I2C-bus and how to use it (including specification)”, Philips Semiconductors Inc., April 1995.
    [5] Xilinx Inc., “ISP Standards & Specifications”, Xilinx Inc.
    [6] Motorola Semiconductor Inc., “MCM20027 Advance Information Data Sheet, Revision 0.8”, Motorola Inc., November 28, 2001.
    [7] Photobit Inc., “PB-0330 Preliminary Product Specification”, Photobit Inc., August 20, 2001.
    [8] AnalogDevice Inc., “DSP Microcomputer ADSP-21065L Data Sheet, Revision B”, AnalogDevice Inc., 2000.
    [9] JEDIC, “MO-190d - Small Outline Dual Inline Memory Module (SODIMM) Family, 0.8 Lead Centers”, JEDIC, January 2001.
    [10] Intel Corporation, “66/100 MHz PC SDRAM Unbuffered SO-DIMM Specification, Revision 1.0”, Intel Corporation, February 1999.
    [11] Intel Corporation, “PC SDRAM Serial Presence Detect (SPD) Specification, Revision 1.2B”, Intel Corporation, November 1999.
    [12] 王見名, 鄒應嶼, “印刷電路板佈局指導原則”, 國立交通大學電機與控制工程研究所電力電子與運動控制實驗室, February 20, 2000.
    [13] H.W. Ott, “Noise Reduction Techniques in Electronic Systems, Second Edition”, New York: John Wiley & Sons, 1988.
    [14] Xilinx Inc., “Spartan and Spartan-XL Families Field Programmable Gate Arrays, Revision 1.6”, Xilinx Inc., September 19, 2001.
    [15] V3 Semiconductor Inc., “Interfacing PowerPC 403GCX to the V380SDC SDRAM Controller”, V3 Semiconductor Inc., 2000.
    [16] Elipida Memory Inc., “HOW TO USE SDRAM”, Elpida Memory Inc., 2001.
    [17] 陳樹青, “DSP影像處理卡設計”, 國立中央大學機械工程研究所碩士論文, July 2000.
    [18] AnalogDevice Inc., “ADSP-21065L SHARC User’s Manual”, AnalogDevice Inc., September 01, 1998.
    [19] AnalogDevice Inc., “ADSP-21065L Technical Reference”, AnalogDevice Inc., September 02, 1998.
    [20] 劉維揚, “DSP影像處理硬體平台之開發”, 國立中央大學機械工程研究所碩士論文, July 2001.
    Advisor
  • Shyh-Biau Jiang(江士標)
  • Files
  • 89323090.pdf
  • disapprove authorization
    Date of Submission 2002-07-10

    [Back to Results | New Search]


    Browse | Search All Available ETDs

    If you have dissertation-related questions, please contact with the NCU library extension service section.
    Our service phone is (03)422-7151 Ext. 57407,E-mail is also welcomed.